| Control method for a computer memory device | | | |
|---|--|--|--|
| Patent Number: | □ <u>EP0522780</u> | | |
| Publication date: | 1993-01-13 | | |
| Inventor(s): | SAKAUE YOSHINORI (JP); NIIJIMA HIDETO (JP) | | |
| Applicant(s):: | IBM (US) | | |
| Requested Patent: | □ <u>JP5027924</u> | | |
| Application Number: EP19920306064 19920701 | | | |
| Priority Number(s): | JP19910197318 19910712 | | |
| IPC Classification: | G06F3/06 | | |
| EC Classification: | G06F3/06E, G06F12/08B12, G06F12/12B2 | | |
| Equivalents: | DE69223287D, DE69223287T, JP2582487B2 | | |
| Abstract | | | |
| To provide an external storage system using a semiconductor memory in which the data reading and writing between the host CPU can be processed faster than the conventional magnetic disk, and only a particular sector is not frequently written and erased so that the whole memory is effectively used over a long period of time, an address control scheme is introduced in which flexibility is given to the address relation between the host CPU and the external storage and the physical address of the semiconductor memory is not one-sidedly determined by the logical address possessed by the command of the host CPU. | | | |
| Data supplied from the esp@cenet database - I2 | | | |
| | | | |

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-27924

(43)公開日 平成5年(1993)2月5日

(51)Int.Cl.5

識別記号 庁内整理番号 FI

技術表示箇所

G06F 3/08

H 7165-5B

G 1 1 C 16/06

9191-5L

G 1 1 C 17/00

309 F

審査請求有 請求項の数20(全 36 頁)

(21)出願番号

特願平3-197318

(22)出願日

平成3年(1991)7月12日

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニユーヨーク州

アーモンク (番地なし)

(72)発明者 坂上 好功

東京都北区豊島 1 - 8 - 5 -803

(72)発明者 新島 秀人

東京都豊島区南大塚 2-42-9-203


(74)代理人 弁理士 頓宮 孝一 (外4名)

(54)【発明の名称】 半導体メモリを用いた外部記憶システム及びその制御方法

(57)【要約】

【目的】 ホストCPUとの間のデータの読出し、書込 みを従来の磁気ディスクよりも高速に処理でき、かつ特 定のセクタだけが頻繁に書込み消去されることがなく全 メモリが長期間有効に使用される、半導体メモリを用い た外部記憶システムを提供する。

【構成】 ホストCPUと外部記憶装置のアドレス関係 に柔軟性を与え、ホストCPUのコマンドの持つ論理ア ドレスによって半導体メモリの物理アドレスが一方的に 決定されることのないようなアドレス制御方式を導入し た。コマンド処理部34は、ホストCPUのコマンド処 理に備えて、書き込みあるいは消去、複写用のメモリ・ ブロックやセクタを常に準備し、との選ばれたメモリ・ ブロック32iやセクタの物理アドレスとホストCPU のコマンドとの対応関係を、アドレス変換表36に記 録、保持する。メモリ・ブロックやセクタの状況は夫々 の管理表35,60に記録され、ホストCPUのコマン ドに備えたあるいは応答した書込み、消去、複写等の処 理の制御に利用される。



【特許請求の範囲】

【請求項1】フラッシュ・メモリで構成され、それぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリと、前記メモリ・ブロックに対する制御を行う制御部とを備え、データおよびコマンドを転送するバスを介してホスト・プロセッサに接続された外部記憶システムにおいて、前記制御部が、

各メモリ・ブロックの消去回数及び各メモリ・ブロック と各セクタの状況を記録したブロック管理手段の記録に 10 基づき、データの書込みや消去を行うメモリ・ブロック を選定し、

前記ホスト・プロセッサの前記コマンドに含まれる論理 アドレスをアドレス変換手段によって特定のメモリ・ブロック内のセクタを示す物理アドレスに変換し、

前記コマンドに応答して、該当するセクタに対するデータの書込み、読出しあるいはメモリ・ブロックの消去の 処理を行い、

これらの処理による各セクタやメモリ・ブロックの状況 変化を前記ブロック管理手段に逐次記録しもしくは更新 20 し、

前記処理がなされたメモリ・ブロックやセクタについて それらの物理アドレスと論理アドレスとの関係を前記ア ドレス変換手段に記憶しもしくは更新する。

ことを特徴とする外部記憶システムの制御方法。

【請求項2】請求項1において、前記制御部は、

前記ホスト・プロセッサのコマンドを割り込みによって 置制御力受付け、前記コマンドがデータ読出しコマンドであると (請求項きこれに応答して該コマンドの論理アドレスに相当する 前記ホス 前記メモリ・ブロックの該当するセクタのデータ読出し 30 受付け、の処理を実行し、 前記ココ

前記コマンドが書込みもしくは消去コマンドであるとき、これらのコマンド及びデータをバッファに保持し、 前記ホスト・ブロセッサからの割り込みコマンドがない ときに前記選定されたメモリ・ブロックまたはセクタに 対し前記書込みもしくは消去の処理を実行する、

ことを特徴とする外部記憶システムの制御方法。

【請求項3】請求項1において、前記制御部は、 前記メモリ・ブロックの中の特定のメモリ・ブロックの 消去回数が他のいずれのメモリ・ブロックの消去回数よ 40 りも所定値だけ小さいときは、該メモリ・ブロックを優 先的に選んで消去対象として選定する。

ことを特徴とする外部記憶システムの制御方法。

【請求項4】請求項1において、前記制御部は、

前記ブロック管理手段の記録に基づき、前記消去される メモリ・ブロックの有効なセクタのデータを複写するための空白セクタを持つメモリ・ブロックを選定し、

前記メモリ・ブロックの消去に先立ち、該選定されたメ モリ・ブロックに前記データを複写する、

ことを特徴とする外部記憶システムの制御方法。

【請求項5】ホスト・プロセッサと、フラッシュ・メモリで構成されそれぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリと、前記メモリ・ブロックに対する制御を行う制御部とを備えたコンピュータ・システムにおい

前記制御部が、

前記ホスト・プロセッサの前記コマンドに含まれる論理 アドレスをアドレス変換手段によって特定のメモリ・ブロック内のセクタを示す物理アドレスに変換し、

各メモリ・ブロックの消去回数及び各セクタとメモリ・ブロックの状況を逐次記録したブロック管理手段の記録に基づき、データの書込み用メモリ・ブロック、該データ書込み用メモリ・ブロックを確保するために次に消去する消去用メモリ・ブロックを各々選定し、

前記ホスト・プロセッサから受け取った書き込みデータ を前記書込み用メモリ・ブロックに書き込み、

前記選定された消去用メモリ・ブロックを消去する、 ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項6】請求項5において、前記制御部が、

前記メモリ・ブロックの中の特定のメモリ・ブロックの 消去回数が他のいずれのメモリ・ブロックの消去回数よ りも所定値だけ小さいときは、該メモリ・ブロックを優 先的に選んで消去用メモリ・ブロックとして選定する、 ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項7】請求項5において、前記制御部は、 前記ホスト・プロセッサのコマンドを割り込みによって

前記コマンドがデータ読出しコマンドであるときてれた 応答して該コマンドの論理アドレスに相当する前記メモリ・ブロックの該当するセクタのデータ読出しの処理を 実行し、

前記コマンドが書込みもしくは消去コマンドであるとき、これらのコマンド及びデータをバッファに保持し、前記ホスト・プロセッサからの割り込みコマンドがないときに該当するメモリ・ブロックまたはセクタに対し前記書込みもしくは消去の処理を実行する。

40 Cとを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項8】請求項5において、前記制御部は、

前記メモリ・ブロックの該当するセクタからのデータ読出しの処理と、前記メモリ・ブロックまたはセクタに対しする前記書込みもしくは消去の処理とを時分割処理によって実行する、

てとを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項9】請求項5において、前記制御部は、

50 前記ホスト・プロセッサからのセクタ書込みコマンドに

て、

応答して前記選定されたメモリ・ブロックの空白セクタ に前記データを書込むと共に、前記セクタ書込みコマン ドの論理アドレスが書込み済みの有効セクタの論理アド レスと同じときは該有効セクタのデータは消去せず、ブ ロック管理手段の該有効セクタに関する状況の記録だけ を無効に書換え、前記空白セクタの物理アドレスを前記 アドレス変換手段に書き込む、

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項10】請求項5において、前記制御部は、

前記メモリ・ブロックの消去に先立ち、該メモリ・ブロ ックの消去回数に関する記録を退避し、該メモリ・ブロ ックの消去の後、該メモリ・ブロックに書き戻す、

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項11】請求項5において、前記制御部は、

前記ホスト・プロセッサ側で保有する新しいファイル配 置情報と外部記憶システム側で保有する古いファイル配 置情報との比較によって前記メモリ・ブロックの消去に 関する前記ブロック管理手段の記録を更新する。

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項12】データおよびコマンドを転送するホスト ・バスを介してホスト・プロセッサに接続される外部記 憶システムあって、

前記外部記憶システムは、

フラッシュ・メモリで構成され、それぞれが少なくとも 1つのセクタを含む複数のメモリ・ブロックから成る外 部記憶装置としての半導体メモリと、

前記ホスト・プロセッサから受け取った論理アドレスを 30 特定のセクタの物理アドレスに変換するアドレス変換手 段と、

各メモリ・ブロックとセクタの状況を記録するブロック 管理手段及び、

前記ブロック管理手段の記録を用い、前記コマンドに応 じて前記半導体メモリの各セクタに対するデータの読出 し、書込みもしくはメモリ・ブロックの消去を制御する コマンド処理部とを備えている、

ことを特徴とする外部記憶システム。

【請求項13】請求項12において、前記制御部は、 該コマンド処理部の処理に基づいて前記半導体メモリの 該当メモリ・ブロックやセクタに対するデータの書込 み、読出しもしくは消去の処理を行う、データ書込み 部、データ読出し部、ブロック消去部及び消去されるメ モリ・ブロックの有効セクタを他のメモリ・ブロックに 複写するセクタ複写部とを備えている、

ことを特徴とする外部記憶システム。

【請求項14】請求項12において、前記制御部は、 マイクロ・プロセッサによって構成されるコマンド処理 及び消去されるメモリ・ブロックの有効セクタを他のメ モリ・ブロックに複写するセクタ複写部と、

RAM上に構成されるブロック管理表、アドレス変換表 及びバッファと、

各メモリ・ブロック上に設けられ前記ブロック管理表と 共に前記ブロック管理手段を構成するセクタ管理表とを 備えた.

ことを特徴とする外部記憶システム。

【請求項15】請求項12において、前記制御部は、

10 ホスト・プロセッサ上構成されるコマンド処理部と、

主記憶装置のRAM上に構成されるブロック管理表とア ドレス変換表と、

バッファを含むメモリ・コントローラと、

前記各メモリ・ブロック上に設けられ前記ブロック管理 表と共に前記ブロック管理手段を構成するセクタ管理表 とを備えた、

ことを特徴とする外部記憶システム。

【請求項16】ホスト・プロセッサと、フラッシュ・メ モリで構成され、それぞれが少なくとも1つのセクタを 20 含む複数のメモリ・ブロックから成る半導体メモリを備 えた外部記憶システムと、該外部記憶システムと前記ホ スト・プロセッサ間でデータおよびコマンドを転送する ためのホスト・バスとを含むコンピュータ・システムに おいて、

前記ホスト・プロセッサからのアドレスを特定のセクタ の物理アドレスに変換するアドレス変換手段及び各メモ リ・ブロックとその中の各セクタの状況を記録するブロ ック管理手段を用いて、前記コマンドに応じて前記半導 体メモリの各セクタに対するデータの読出し、書込みお よびメモリ・ブロックの消去を制御する制御手段とを具 備し、

該制御手段は、前記ホスト・プロセッサからのコマンド に応答して前記半導体メモリの該当セクタに対するデー タの書込み、読出しもしくはメモリ・ブロックの消去の 処理を実行すると共に、これらの処理に伴って前記ブロ ック管理手段の各メモリ・ブロック及び各セクタの状況 の記録を更新する手段を有する、

ことを特徴とするコンピュータ・システム。

【請求項17】請求16において、前記コンピュータ・ 40 システムは、ホスト・バスを介してホスト・プロセッサ 及び外部記憶システムに接続された表示手段を有し、 前記制御手段は、

前記メモリ・ブロックのいずれにも空白セクタが無く。 かつ消去すべきメモリ・ブロックも無くなったときに、 前記半導体メモリが交換すべき状態にあることを前記表 示手段に出力する.

ことを特徴とするコンピュータ・システム。

【請求項18】請求16において、前記コンピュータ・ システムは、ホスト・バスを介してホスト・プロセッサ 部、データ書込み部、データ読出し部、ブロック消去部 50 及び外部記憶システムに接続された対話型の表示手段を

有し、

前記制御装置は、

前記表示手段を介した対話によってユーザからファィル 回復の要否の情報を受取り、 ファィルの回復が必要な とき、コンピュータ・システムが保有するファィル配置 情報を参照してファィルの内容を表示し、ユーザの確認 を得て前記ファィルの回復を行う、

ことを特徴とするコンピュータ・システム。

【請求項19】フラッシュ・メモリで構成され、それぞ れが少なくとも1つのセクタを含む複数のメモリ・ブロ 10 ックから成る半導体メモリにおいて、

前記各メモリ・ブロックに、該メモリ・ブロックの消去 回数及び各セクタの状況を表す記録を格納する特定の領 域を設けた、

ことを特徴とする半導体メモリ。

【請求項20】請求項19において、

前記特定の領域は、各メモリ・ブロック内に含まれる全 セクタの状況を記録するセクタ管理表として各メモリ・ ブロック毎に一個設けられたものである、

ことを特徴とする半導体メモリ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュEEPRO Mまたはフラッシュ・メモリと呼ばれる消去型不揮発性 メモリを用いた半導体メモリに関するもので、特に、従 来のコンピュータ・システムにおける磁気ディスクと代 替可能な半導体外部記憶システムに係わるものである。 [0002]

【従来の技術】ノートブック等の携帯可能なパーソナル ・コンピュータの普及に伴って、コンピュータ・システ 30 ムの小型軽量化、低消費電力化に対する要求が強くなっ てきている。半導体メモリを用いた外部記憶システム は、磁気ディスクのように駆動系を持たないため、消費 電力が低く、高速動作が可能である。また、小さなメモ リ・モジュールで構成されるため、磁気ディスクに比べ て小型で軽く、形状に自由度が大きく、カード化も容易 である。

【0003】しかし、従来の半導体メモリにはコスト、 容量、電池バックアップなどの点でまだ問題が多い。メ モリとしてSRAMを使うと電池によるバックアップの 40 時間は長くなるが、コストが高く、容量も小さくなって しまう。コスト、容量に優れたDRAMでは、スタンバ イ時の消費電力が大きく、バックアップの時間が一週間 程度に限られてしまう。電池系の事故によるデータ消失 の危険もある。EEPROMは電池を必要としないが、 コストが高すぎる。

【0004】これらの問題を解決するメモリとして一括 消去型のフラッシュ・メモリが開発されている。DRA Mと同じくトランジスタ1つで記憶素子が構成され、高

れ以下のビット単価(低コスト、大容量)になることが 期待されている。記憶素子は不揮発性であり、電池バッ クアップの必要はない。Richard D. Pashley外の"Flash memories: the bestof two worlds", IEEE SPECTRUM 1 989年12月、30~33頁は、このようなフラッシュ・メモ リの概要を紹介している。また、特開平2-10598 号公報にも同様なフラッシュ・メモリが示されている。 【0005】しかし、フラッシュ・メモリにはSRAM やDRAMにはない制限がある。まず、消去回数にはト 限があって十万回程度が限度である。しかも、メモリ・ ビットのプログラミングは一方通行で、0から1または 1から0へしか変えることができない。逆方向へ変える には、一括消去によってメモリ・ブロック全体を0また は1にする必要がある。。 消去には通常数十ミリ秒単位 の時間がかかり、また、一括消去にはベリファイなどの 特別な手順が必要とされるが、そのために更に数秒の時 間を要する。

6

[0006]

20

【発明が解決しようとする課題】とのようなフラッシュ ・メモリで構成される半導体メモリを、従来の磁気ディ スクに代えてホスト・コンピュータのバスに接続する と、特定のセクタはホスト・コンピュータによって非常 に頻繁に書込まれて、他のセクタよりかなり早く消去回 数の上限に達してしまう。また、セクタ書込みに非常に 時間がかかる。これは、セクタ中の数バイトを変更する のに、そのセクタを含むメモリ・ブロック内のデータ全 てをホスト・コンピュータのメモリ空間に一時的に退避 し、メモリ・ブロックを一括消去した後、空白のセクタ に新しいデータを書き戻すからである。1メガビット以 上の容量を持つ半導体メモリではセクタ書込みに数秒か かってしまう。また、半導体メモリをホスト・コンピュ ータのバスに接続するためには、特別のプログラムが必 要となる。

【0007】とれらの問題を解決するために、セクタ消 去型のフラッシュ・メモリの開発が進められている。例 えば、シーク・テクノロジー(SEEQ TECHNOLOGY)社の2 **7F010 (024KフラッシュEPROM) は、メモ** リ・チップの全ビットを消去(論理1に変更)するチッ ブ消去のほかに、その中の特定のセクタだけを消去する セクタ消去が可能である。この方式では消去対象外の余 分なセクタの退避や書き戻しが避けられる。しかし、セ クタ書込み時に古いセクタの消去も併せて行うため、数 十ミリ秒単位の時間がかかり、磁気ディスクと同程度か それ以下の性能しか得られない。また、特定のセクタが ホスト・コンピュータによって非常に頻繁に書込まれて 他のセクタよりかなり早く許容消去回数に達してしま い、フラッシュ・メモリ全体としてセクタの有効な利用 が出来ないという問題は、解決されない。更に、セクタ 消去型は記憶素子やチップ構造が一括消去型よりも複雑 密度化が可能で、将来の市場次第でDRAMと同等かそ 50 で、コストおよび消去回数の面でも解決すべき問題があ

るとされている。

【0008】ところで、これらの問題の多くは、ホスト・コンピュータによって外部記憶装置のブロックや、セクタのアドレスが支配される、即ちホスト・コンピュータのコマンドの持つ論理アドレスによって外部記憶装置の物理アドレスが決定される制御方式に起因すると考えられる。

【0009】本発明の目的は、ホスト・コンピュータとの間のデータの読出し、書込みを従来の磁気ディスクよりも高速に処理できる半導体メモリを用いた外部記憶シ 10ステムを提供することにある。

【0010】本発明の他の目的は、半導体メモリ内の特定のセクタだけが頻繁に書込み、消去されることがなく、全てのメモリが長期間有効に使用される半導体外部記憶システムを提供することにある。

【0011】本発明の他の目的は、コンピュータ・システムに接続する場合、従来の磁気ディスクと互換性のある半導体外部記憶システムを提供することにある。

【0012】本発明の他の目的は、書込み中に電源が遮断しても、容易にファイルを復旧できる半導体外部記憶 20システムを提供することにある。

[0013]

【課題を解決するための手段】これらの目的は、ホスト・コンピュータと外部記憶装置のアドレス関係に柔軟性を与え、ホスト・コンピュータのコマンドの持つ論理アドレスによって外部記憶装置の物理アドレスが一方的に決定されることのないようなアドレス制御方式を導入することによって解決される。外部記憶装置側では、ホストのコマンド処理に備えて、書き込みあるいは複写用のメモリ・ブロックやセクタを常に準備し、この選ばれた30メモリ・ブロックやセクタの物理アドレスとホスト・コンピュータのコマンドとの対応関係を、アドレス変換表に記録、保持する。メモリ・ブロックやセクタの状況は夫々の管理表に記録され、管理される。

【0014】外部記憶装置側では、ホスト・コンピュー タの処理速度や、半導体メモリの利用効率を考慮して最 適のメモリ・ブロックやセクタを選択できる。しかもホ ストのコマンドを待たずに、あるいは、ホストのコマン ドと並行してコマンドの処理を行うことによって、ホス ト・コンピュータの処理速度を向上させることが出来 る。つまり、ブロック管理手段の記録に基づき、データ の書込みや消去の可能なメモリ・ブロックを予め準備し て、ホスト・プロセッサのコマンドに応答した迅速な処 理を可能にしている。さらに、半導体メモリのメモリ・ ブロックやセクタを総合的に管理し、利用効率を考慮し て自由に物理アドレスを選定することができるので、半 導体メモリ内の特定のメモリ・ブロックが不必要に頻繁 に消去されることがなくなり、全てのメモリが長期間有 効に使用される。ホスト・コンピュータは、物理アドレ スを考慮することなく外部記憶装置にコマンドを与え、

処理結果を受け取る事ができるので、従来の磁気ディスク装置との互換性も確保される。また、ホスト・プロセッサのコマンド・アドレスに直結した書替えをしないので、容易にファイルを復旧することもできる。

【0015】本発明のより具体的な特徴によれば、半導 体外部記憶システムは、フラッシュ・メモリで構成さ れ、それぞれが少なくとも1つのセクタを含む複数のメ モリ・ブロックから成る半導体メモリと、アドレス変換 表、ブロック管理手段及び、コマンド処理部を備え、前 記アドレス変換表は、セクタやメモリ・ブロックの物理 アドレスとホスト・コンピュータのコマンドとの対応関 係を記録するものであり、前記ブロック管理手段は、各 メモリ・ブロックの消去回数及び各メモリ・ブロックと 各セクタの状況を記録したものであり、前記コマンド処 理部が、前記ブロック管理手段の記録に基づき、データ の書込みや消去を行うメモリ・ブロックを選定し、前記 コマンドに応答して、前記アドレス変換表から得られる 物理アドレスを持つメモリ・ブロックやセクタに対して データの書込み、読出しあるいはの消去の処理を行い、 これらの処理による各セクタやメモリ・ブロックの状況 変化を前記ブロック管理手段に逐次記録、更新し、さら に、これらのセクタやメモリ・ブロックの物理アドレス とホスト・コンピュータのコマンドとの対応関係を、前 記アドレス変換表に記録、更新し、前記ブロック管理手 段の記録に基づき、次にデータの書込みもしくは消去を 行うメモリ・ブロックを選定する。

[0016]

40

【実施例】本発明の半導体外部記憶システムを組み込ん だコンピュータ・システムの一例を図1に示す。СР [J 10はシステム・バス13を介して、主記憶装置15、 バス制御装置16およびオプションの数値計算用コプロ セッサ14と通信する。CPU10および関連する周辺 装置の間の通信はバス制御装置16を介して行われる。 そのため、バス制御装置16はファミリー・バス18に よって周辺装置に接続されている。周辺装置としては、 本発明の実施例になるフラッシュ・メモリ製の外部記憶 システム20が接続され、さらに、通信装置21、ハー ド・ファイル22、光ディスク23もファミリー・バス 18に接続されている。24は、ディスプレイ・コント ローラ、25は、CRTである。勿論、他の周辺装置も 接続可能である。このようなコンピュータ・システム は、例えば、IBM PS/2パーソナル・コンピュー タによって構築することが出来る。

【0017】直接メモリ・アクセス制御装置(DMAC)12は、これらの周辺装置の全部または選択された何台かによるメモリ・アクセスを可能にすべく設けられる。そのため、ファミリー・バス18は、少なくともその一部がDMAC12に分岐接続される。図には示していないが、DMAアクセスが可能な各周辺装置にはアー50 ビトレーション回路が設けられ、アービトレーション・

レベル(優先順位)を割り当てられる。DMAC12の側には、DMAアクセスを同時に要求している複数の周辺装置の間で調停作業を行って、どの周辺装置がDMAアクセスを許可されたかをDMAC12に知らせる中央アービトレーション制御回路11が設けられる。DMAC12および中央アービトレーション制御回路11によるDMA制御の詳細については米国特許第4901234号公報を参照されたい。

【0018】図2に、半導体外部記憶システム20の機 能的な構成の詳細を示す。この半導体外部記憶システム は、ファミリー・バス18に接続された制御装置30 と、半導体メモリ・バス31に続されたフラッシュ・メ モリ32とを含む。制御装置30は、制御装置バス33 によって相互接続されたコマンド処理部34、ブロック 管理表35、アドレス変換表36およびバッファ37を 含む。フラッシュ・メモリ32は、それぞれ複数のセク タを含む複数のメモリ・ブロック320(321~32 i)から成っている。本実施例では、メモリ・ブロック 320として、1から0への変化だけが可能であり、一 括消去によってオール1に設定されるフラッシュ・メモ 20 リ・チップを仮定しているが、これらが逆のチップを使 うことも可能である。コマンド処理部34は、アービト レーション回路を含み、DMA転送および入出力制御を 行う。アドレス変換表36は、CPU10からファミリ ー・パス18を介して送られてきた論理アドレスをフラ ッシュ・メモリ32の物理アドレスに変換するものであ り、ランダム・アクセス・メモリで構成されている。と のランダム・アクセス・メモリにはバッファ37を含め ることができる。

【0019】バス制御部38は、半導体メモリ・バス31と制御装置・バス33を相互接続するための周知のレシーバ/ドライバ構成を持っている。本実施例では、バス制御部38はバス31および33間で16ビットの並列転送を行うように構成されているが、勿論本発明はこのような並列転送に限定されるものではない。コマンド処理部34は、データの読出し部40、書込み部41、複写部42及びブロック消去部43を管理する。

【0020】フラッシュ・メモリ32はセクタの集まりとして管理される。本実施例では、フラッシュ・メモリ32を構成する各メモリ・ブロック320は512のセ 40クタから成り、かつ各セクタは512バイトを含んでいる。 これらのセクタ数およびバイト数は、メモリ・ブロック320の記憶容量やアーキテクチャに応じて変えられる。

【0021】なお、本発明において、メモリ・ブロックとは、ブロック消去部によって一括消去されるメモリ・チップ上領域のを意味する。本実施例では、一つのメモリ・ブロックが、一つのメモリ・チップに対応しているが、一つのメモリ・チップに複数のメモリ・ブロックが存在する場合もあり、また、後述するセクタ消去型の例 50

のように、一つのセクタが一つのメモリ・ブロックに相当する場合もある。

【0022】図3は、図2の半導体外部記憶システム2 0のハード構成を示したものである。図において、コマ ンド処理部34、データの読出し部40、書込み部4 1、複写部42及び消去部43の各機能部は、マイクロ プロセッサ50で構成する。このマイクロプロセッサ5 Oを制御するマイクロコードは、ROM52に格納され る。ブロック管理表35及びアドレス変換表36は、頻 繁に書替えられ、非常に速いアクセスが要求されるた め、RAM54上に実現する。マイクロプロセッサ50 は、「/Oレジスタ56を通じて随時ホストCPU10 と通信する。データ転送制御装置58は、「/のバス」 8とローカルバス33を必要に応じてつなぎ、バッファ 37およびフラッシュメモリ(EEPROM)40との 間のデータ転送を可能にする。データ転送時以外には、 これらのバスは切りはなされており、マイクロプロセッ サ50がホストCPU10と独立に機能することが出来

20 【0023】図4に示すように、各メモリ・ブロック3 20の最初の数セクタはセクタ管理表60として使われ、各セクタの状況64および論理アドレスL66が格納される。各メモリ・ブロック320の残りのセクタは、データ領域70(70A~70N)として使用される。セクタ管理表60の大きさは当該メモリ・ブロックおよびそれに含まれるセクタの容量によって決り、上述したブロック当り512セクタ、セクタ当り512バイトの例では、セクタ管理表として4セクタが必要である。各セクタ70A~70Nには、後述するように物理アドレスが割り当てられる。セクタ管理表60を含むとれらのセクタは、フォーマット・プログラムによりメモリ・チップ上にフォーマットされる。

【0024】セクタ管理表60は各4バイトの複数のエントリを含み、その最初のエントリには、関連するメモリ・ブロック40の消去回数62が格納される。2番目のエントリには、関連するメモリ・ブロックにおいてデータ領域70Aとして使用される最初のセクタ(今の場合はセクタ4)の状況64および論理アドレス66が格納される。3番目のエントリには、その次のセクタ70B、すなわちセクタ5の状況64および論理アドレス66が格納され、以下同様に、後続の各セクタの状況および論理アドレスが順次に格納される。

【0025】セクタの状況64は、下記のように、4ピットの状況フラグで表される。状況フラグは、フラッシュ・メモリ上にあるため、ビットの変化が一方向に限定される。

【0026】1111=空白

1110=有効

1100=無効

0000=消去中

40

12

【0027】セクタ管理表60の状况64に基づいてメモリ・ブロック毎の状況が、ブロック管理表35に記録される。図6にブロック管理表35の一例を示し、メモリ・ブロックi毎の、空白セクタ数B(i,1)72、有効セクタ数B(i,2)74及びメモリ・ブロック全体の空白セクタ数B(,1)76が記録される。

【0028】再び図2、図3に戻って、コマンド処理部 34は、バッファ37を介してCPU10と通信する。 すなわち、CPUコマンドおよびデータはDMAC12 の制御のもとにバッファ37にDMA転送され、コマン 10 ド処理部34はバッファ37からコマンドを取り出して 実行する。フラッシュ・メモリ32は、CPU10から はハード・ディスクやフロッピー・ディスクのように見 えるので、バッファ37に転送されるコマンドは、この ようなディスクに対するコマンドと同じタイプであり、 OPコードの他にセクタ・アドレスLを含む。外部記憶 システム20において、このセクタ・アドレスしは論理 アドレス66として扱われる。このセクタ・アドレスし (論理アドレス66)とメモリ・ブロック40の物理ア ドレスA(L)68(ポインタ i, j)の関係を与え るアドレス変換表36が、図5に示すような構成で、R AM54上に保持される。

【0029】次に、外部記憶システム20の制御装置3 0の動作を説明する。コマンド処理部34は、通常、独 立してセクタの書き込み、ブロック消去等の処理を実行 する。そして、ホストCPU10からのコマンド及びデ ータを割り込みによって受け取る。 図7~図8に、と の通常の処理の概要を示す。まず、図7(図7A~7 C)の最初のステップにおいて、ブロック管理表とアド レス変換表の初期化を行う(702)。次に電源の遮断 等のためファイルの回復が必要か否か判断し、必要なら ぱその処理を行う(704,706)。次に、、ホスト CPU10からバッファ37に送られて来たコマンドが あるかチェックする(708)。もし書込みコマンドが あれば、メモリ・ブロック40内の空白セクタの有無を チェックし (総数B (. 1) > 0)、空白セクタが あれば書込みを行う(710~714)。セクタ消去コ マンドであれば、該当セクタの消去処理を行う(71 6,718)。もし、あるメモリ・ブロックが消去すべ きメモリ・ブロックieと判定されたときは、ブロック 消去の処理(詳細は後述する)を開始する。このブロッ クの消去処理に際しては、後述するように、有効セクタ を退避させるために、他のメモリ・ブロックへのセクタ 複写を行う。このセクタ複写が終了すると、コマンド処 理部はメモリ・ブロックieの消去回数を保持した後、 該当メモリ・ブロックieの一括消去をブロック消去部 43に命令する(720~724)。消去回数は、前に 述べたように、セクタ管理表の最初の4バイトに記憶、 管理し、消去完了後一つ増やして書戻す(728)。次

30)、セクタ管理表及びブロック管理表35の記録を 更新する。すなわち、メモリ・ブロックi内の空白セク タの数B(i, 1)をMとし、有効セクタの数B(i, 2)を0とする(732,734)。

【0030】ただし、一括消去すべきあるメモリ・ブロックiの消去回数が消去候補のメモリ・ブロックieの消去回数より或る値以上に小さい時には、「有効」セクタの数の大小に関係なく、このメモリ・ブロックieを優先的に消去候補のメモリ・ブロックieとして選んで、消去回数の均一化を図る(736)。全てのメモリ・ブロックにもはや消去すべきメモリ・ブロックieがなく、かつ空白セクタiwも存在しなければ、CRT25(図1)にメモリ交換の表示を行う(738、740)。この表示は、余裕をもたせるべく、早めに行うようにしてもよい。

【0031】ホストCPU10から外部記憶システム20に対する処理要求は前記した通常処理に対する割込みによって受付けられる。図8に示すように、コマンド処理部34はホストCPU10からのコマンドを受付けたとき(802)、セクタ読出し(804、806)、セクタ書込みに必要な処理(808、810)あるいはセクタ消去に必要な処理(812、814)を実行する。各コマンドを実行する場合、コマンド処理部34はそのコマンド中の論理(セクタ)アドレス66についてアドレス変換表36を検索し、対応する物理アドレス68を得る。物理アドレス68は、フラッシュ・メモリ32の特定のメモリ・ブロック32iを指定するブロック・アドレス(i)と、そのブロック内の特定のセクタ」を指定するセクタ・アドレス(j)とから成っている。

【0032】次に、上記コマンド処理部34の各処理の詳細について述べる。最初はブロック管理表とアドレス変換表の初期化(図7A、ステップ702)である。図9(図9A、9B)は、このブロック管理表とアドレス変換表の初期化の処理の詳細である。ブロックの番号i,セクタ番号jを初期化し空白セクタ数B(i,

1)、有効セクタ数、有効セクタの数B(i、2)を共にゼロにし(902、904)、セクタ管理表60からブロックi内のj番目のセクタの状況とポインタLのデータS(i、j)を得る(906)。もし、セクタが空白であればブロックi内の空白セクタの数B(i、1)に1を加える。セクタが空白でなければ、次にセクタが有効かチェックし、有効ならば、アドレス変換表36のL番目のA(L)に物理アドレス68を格納し(914)、有効セクタの数B(i、2)に1を加える(916)。以下同様にセクタ番号jがブロックi内のセクタ総数Mになるまで同様の処理を行う(920)。さらに、全てのブロックNについて同様の処理を繰り返す(922~924)。そして次にセクタ書き込みを行うブロックの番号ive がまっていたを受け取った。

管理し、消去完了後一つ増やして書戻す(728)。次 ブロックの番号iw、消去コマンドを受け取ったとき消に、消去したブロックieを空白ブロックibとし(7 50 去する候補ブロックの番号ie、消去時にデータの退避

を行うべき空白ブロックの番号 i bを決定する(92 6).

【0033】次に、ファイルの回復(図7A、ステップ 706)について述べる。 従来の磁気ディスク・シス テムでは、セクタ書替え時、データがセクタ上に上書き されるので、例えばファイル(ブロック管理表とアドレ ス変換表を含む)の書き込みの途中で電源に事故が生じ ると、古いファイル、新しいファイルの両方とも失われ てしまう。これに対して、本発明では、セクタ書替え 時、古いセクタに上書きすることなく新しいセクタを見 10 つけるため古いデータはそれを含むブロックが消去され るまでの間、有効であり続ける(ただし、セクタの状況 フラグはすでに無効に書替えられている)。そこで、フ ァイルの書き込みに失敗したときには、状況フラグ64 に関係なく、S(i,j)中のLの値から古いセクタ6 6を見つけ出しファイルを再生することが、殆どの場合 可能である。

【0034】図10は、このファイルの回復の詳細を示 す。事故等でファイルの書込み中に電源が遮断されると RAM54上のバッファ37内のデータは消失する。そ 20 とで電源再投入時に古いファイルの回復を行う。まず、 ディレクトリ情報およびファイル配置情報を読出し、フ ァイルの先頭セクタ番号Kを求める(1002, 100 4)。電源が遮断されるまでに書替えられたセクタ番号 に対応するセクタとしては、古いデータを持つ無効セク タと新しいデータを持つ有効セクタの両方が存在する。 そこで、セクタ番号Kを持つ無効セクタを探し、あれば このセクタのデータをユーザの確認を得たうえで新しい 空白セクタに移し、これを有効にする。また既存の有効 セクタは無効にする(1010)。ユーザの確認を得る のは、古いデータが複数のバージョンからなっていると き、いずれを選択すべきか確認をとるためである。以下 同様にしてファイルを構成する全セクタに対する処理を 行う(1014)。このようにして、無効セクタのデー タを集めていくことによって古いファイルを再構成す る。

【0035】図11は、セクタ読出し(図8のステップ 806)の詳細フローであり、与えられた論理アドレス L66に対応する物理アドレスA(L)68をアドレス 変換表36より得て、セクタ70A~70Nの位置を知(40) り、データ(AL)をデータ読出し部40にセットし、 CPU10にDMA転送する。

【0036】次に、セクタ書込み処理(図7Aのステッ プ714)について述べる。図2及び図12において、 コマンド処理部34は、まず、ハ゛ッファ37からホス トCPU10により与えられた論理アドレスしを得て、 次にアドレス変換表36を検索し、物理アドレスA (L)を得る。さらにブロック管理表35を調べて、デ ータ領域70の空白セクタ70Nの位置を知る。そし て、ホストCPU10から受け取ったテ゛ータをハ゛ッ 50 アドレス変換表の物理アドレスA(L)をゼロとし、残

14

ファ37から読み出し、この新しいデータを空白セクタ 70 Nに書き込んで、その状況フラグ64 Nを「空白」 から「有効」に、古いセクタ70Aの状況フラグ64A を「有効」から「無効」に書換える。そして、ホストC PU 10から指定された、論理アドレス66と新しい セクタ70Nの物理アドレスの対応をアドレス変換表3 6に記憶すると共に、空白セクタ(i, 1)数、有効セ クタ数(i, 2)、空白セクタ総数B(, 1)に関しブ ロック管理表の記録を更新する。。なお、新しいセクタ 70Nが含まれるメモリ・ブロックiwは古いセクタ7 0Aと同じメモリ・ブロック320内であってもよく、 他のメモリ・ブロックにあってもよい。

【0037】図13(13A~13C)に上記セクタ書 込み処理の詳細を示す。まず、ホストCPU10から与 えられたコマンドに含まれる論理アドレス Lを得る(1 302)。そして、後述するファイル配置情報の処理が 必要なときはその処理を行い(1304、1306)、 次に、アドレス変換表36により物理アドレスA(L) を得る(1308)。さらにこのA(L)について古い メモリ・ブロック番号i, セクタ番号jを得る(131 4)。次に、書き込み先のメモリ・ブロック i w内の空 白セクタのメモリ・アドレスPを得て、このPをデータ 書込み部41にセットし、セクタ・データの書き込みを 行う(1316~1320)。 さらに、Pから書き込 み先のセクタ番号kを得て、ポインタのデータS(i w、k)を有効にしてLを格納しPを物理アドレスA (L) とする(1322~1326)。次に、同じ論理 アドレスの古いデータを論理的に消去するために、メモ リ・ブロックの古いポインタLの値S(i,j)を無効 とし(1330)、有効セクタの数B(i, 2)を一つ 減ずる(1332)。さらに、ブロックiが次に消去す べきブロックか否かの判定を行い(1334)、空白セ クタの数B(iw, 1)を一つ減ずる(1336)。そ して、もしこの空白セクタの数が0になれば、空白セク タを持つメモリ・ブロックを次の書き込み先のメモリ・ ブロックiwとして更新する(1340)。但し、セク タ・データ退避のために複写先メモリ・ブロックとして 選定された空白メモリ・ブロックは、除く。最後に、後 述する、ブロックの消去判定と処理を行う(134

【0038】次に、セクタ消去の手順(図7Bのステッ プ718)を図14~図15により詳細に説明する。図 15において、コマンド処理部34は、あるメモリ・ブ ロックiのセクタの状況フラグが「有効]から「無効」 になるたびに、ポインタの値S(i.j)を無効とし (1508)、ブロック管理表のメモリ・ブロックi内 の「有効」セクタの数B(i, 2)を1つ減らす(15 10)。これは、セクタ・データを論理的には消去し、 物理的には有効のまま保持するものである。、そして、

16

りの「有効」セクタの数を消去候補のメモリ・ブロック ieと比較し、所定値よりり少なくなると、このメモリ ・ブロックiを次に消去すべきメモリ・ブロックの候補 ieとして選定する(1516)。

【0039】本実施例では、ブロック管理表やセクタ管 理表に基づくブロックの消去処理により、「空白」セク タの数は常に一定の値以上確保される。との「空白」セ クタは、書込み時や、消去時におけるデータの書込み 先、複写先として用いられる。図14に示すように、あ るメモリ・ブロック321内には、当初、「空白」セク 10 ことは言うまでもない。 タが多数存在しているが、漸次「有効」セクタそして 「無効」セクタが増加してゆく。そして、このメモリ・ ブロック321内に残る「有効」セクタ70の数が所定 値より少なくなると、その「有効」セクタ70を他のメ モリ・ブロック322内の「空白」セクタに複写し、次 に、メモリ・ブロック321の内容を一括消去し、全て を「空白」セクタとする。

【0040】CPU10からのコマンドは、セクタの複 写やメモリ・ブロックの消去の処理中にも、割り込みに よって実行される。例えば、、CPU10のコマンドが 20 データ書込みの場合は、現在データを複写中のメモリ・ プロック322とは別のメモリ・ブロック323を選ん で、複写と並行して書込み処理を行う。従って、空白セ クタが確保されているかぎり、割り込み(並行処理)の 機能が実行されるので、CPU10からのコマンドの実 行が待たされることはない。

【0041】ところで、ブロック消去に先立つ有効セク タのデータ複写には時間を要するので、複写回数はなる べく少ないほうがよい。そこで、 図130のステップ 1334や、図15のステップ1514では、消去する メモリ・ブロックの有効セクタの数を最小にして、複写 回数を少なく抑えるための処理を行う。そのため、今、 あるセクタが無効になったときそのセクタを含むメモリ ・ブロックiの有効セクタの数と、消去候補のメモリ・ ブロックieの有効セクタの数の比較を行い、次の消去 候補の決定を行う。その詳細を図16に示す。まず、 今セクタが無効になったあるメモリ・ブロックiの消去 回数E(i)をそのメモリの消去回数の上限の許容値X と比較する。この上限値Xは、メモリ・ブロックの仕様 に応じて例えば一万回あるいは十万回に説定する。も し、Xを越えているか、またはそのメモリ・ブロックi に空白セクタB(i,j)が有れば、消去候補の変更の 必要が無くこれで判定は終了する(1602, 161 O)。もし、E(i)が上限Xに達していなければ、次 に全メモリ・ブロックの中で最多の消去回数Qを持つメ モリ・ブロックと消去候補のブロックieの消去回数E (ie)との差が消去回数のばらつきの最大許容値R以 下か否かをチェックする(1604)。Rとしては、例 えば100~1000の間の適当な値が選ばれる。も し、はらつきがRより大きければ、メモリ・ブロックi についての検討は不要であり、判定は終了する。逆にR より小さければ次に、有効セクタの数B(i,2)の比 較を行う(1606)。メモリ・ブロックiが消去候補 のメモリ・ブロックieよりも少ない有効セクタB

(i, 2) しか持っていない時は、メモリ・ブロックi を新たに次の消去候補のメモリ・ブロックieとして置 き替える(1608)。なお、メモリ・ブロック i 内の 総セクタ数が分かっているので、このiとieの比較は 有効セクタ数の代りに、無効セクタの数で行ってもよい

【0042】次に図17により、ブロック消去判定処理 (図13Cのステップ1342及び図15のステップ1 516)の詳細に述べる。まず、消去候補のメモリ・ブ ロックieの有効セクタの数B(ie, 2)を所定値S と比較し(1702)、有効セクタの数が少なくなった ときは、このブロックie内の有効セクタを複写先のメ モリ・ブロックibに複写、退避することをセクタ複写 部42に命令する(1706)。有効セクタの数が多く ても、全メモリ・ブロックに空白セクタの数数が少ない と、次の書き込みや複写の処理に支障を来たす。そと で、空白セクタの総数B(, 1)が所定値Tより少なけ れば、消去のために、同様にセクタ複写の処理を行う (1704, 1706).

【0043】空白セクタを効率よく再生するには、ホス トCPUによって消去されたセクタをなるべく早く知る 必要がある。しかし、従来のファイル・システムは、C PU10によってファイルが消されても、ファイル配置 情報を更新するだけであり、どのセクタが消されたかを 外部記憶装置には教えてくれない。本発明の実施例によ 30 れば、ファイル・システムが書換えられた時(図13A ステップ 1304)には、ファイル・システムを書 換えず、図18,図19に示すように、ファイル配置情 報の比較を行うことによりこの問題を解決できる。すな わち、コマンド処理部34が新旧のファイル配置情報F ATを比較する機能を持つ。これには、CPU10が論 理アドレスLを管理しているファイル配置情報FATを 利用する。CPU10によってファイル・システムが書 換えられるとその情報はオペレーティング・システム OSにより特定の論理アドレスしに格納される。そと で、外部記憶装置側の古いファイル配置情報FATOを 読み出し(1902)、CPU10側の新しいファイル 配置情報FATNの各項目Uと比較し(1908)、新 たに開放されたセクタ70Nがあれば、そのセクタ70 Nのセクタ消去処理を行う(1912)。以下全項目に ついて同様の処理を行い外部記憶装置側のセクタ状況の 更新を行う。

【0044】以上説明した本発明の実施例によれば、す べてのセクタがほぼ均一に使用されるとともに、高速の セクタ書き込みが可能となる。図20は、従来の方式 (A)と本発明の方式(B)とにおけるセクタ書き込み

の処理時間の比較を示す。従来方式では、最初にブロッ ク内の全データを主記憶装置やバッファ等に退避してか ら、ブロックを消去し、その後新しく更新したデータと ともにデータをメモリブロックにす書き戻す。通常、ブ ロック内には、64~256個程度のセクタがあり、そ れら全部を読み出して書き戻すのに要する時間は、かな りのものとなる。その間ホストCPUの処理は中断され る。これに対して、本発明の方式(B)では、セクタ書 き込みのためのCPUIOの処理として、単にセクター つを書き込むだけで済み、従来必要とされていたデータ 10 の退避処理が不要となり、しかも、ブロックの消去はコ マンド処理部34でCPU10の(他の)処理と並行に 独立して実行される。従って従来の方式に比べてかなり 髙速のセクタ書き込み、換言するとCPU10の拘束時 間の短縮が可能となる。これは、本発明が、消去するメ モリ・ブロック、セクタを書き込むブロック及び空白ブ メモリ・ロックを常に別々に準備するようにメモリ・ブ ロックやセクタの管理をしているためである。これによ り、セクタ書き込みとメモリ・ブロックの消去、セクタ 読み出だしとメモリ・ブロックの消去とが並列に実行可 20 能である。

【0045】次に、図21は、本発明の他の実施例を示 すもので、図2の例と比較すると、コマンド処理の機能 34が、ホストCPU10によって提供される点で相違 する。また、ブロック管理表35、アドレス変換表36 は、主記記憶装置15上に置かれ(バッファを含めても よい)、ホストCPUから参照される。ホストCPU1 0は、セクタ読み出しやセクタ書き込みの際には、1/ 〇パス18を通じてメモリ・コントローラ80に命令を 送る。メモリ・コントローラは、ホストCPUとは独立 30 したシリコン基盤上の集積回路として実現され、バッフ ァ37のほか、データ読み出し40、データ書き込み4 1、セクタ複写42、ブロック消去43の諸機能を提供 する。メモリ・コントローラ80はホストCPU10と 独立にフラッシュ・メモリ32にアクセスすることが出 来、「/Oバス18を通じて仕事の終わりをホストCP Uに知らせる。その他の動作は、図2の実施例と同じな ので、説明は省略する。

【0046】また、図22は、メモリ・ブロック32としてセクタ消去型のフラッシュ・メモリを用いた、本発 40 明の他の実施例を示すものである。セクタ消去型は、メモリ・ブロック内で一括して消去されるメモリ・ブロックの大きさとファイル・セクタの物理的大きさとが等しいタイプである。この例では、セクタ毎の消去を行うため、図2の例と比較して、一括消去に先立つセクタ退避の必要がなく、従って、セクタ複写部42がなく、またブロック消去部43の代わりにセクタ消去部82がマイクロプロセッサ上に構成され、セクタ消去回数の退避、回復を行っている。さらに、セクタ管理表60がメモリ・ブロック320の単位即ちセクタ70毎に設けられて 50

いる。セクタ管理表 60には、セクタの状況や、消去回数が記録され、全てのセクタの消去回数を考慮しながら、書込み用の空白セクタを確保する。コマンド処理部の通常処理は、図7の場合と同様に、バッファをチェックし、コマンドがあれば、セクタ書込み、セクタ消去を行うものである。但し、図23に示すように、セクタの消去に先立ってセクタの複写を行う処理が不要であり、直ちに無効なセクタの消去が実行される(727~733)。また、図24に示すように、セクタの消去に先立ってそのセクタの消去回数を他のセクタに退避させ、さらに書き戻す処理が必要である(1705~1707)。

【0047】この実施例も、図25に示すように、すべてのセクタがほぼ均一に使用されるとともに、高速のセクタ書き込みが可能となる。この例では、セクタ単位で消去するので、データの退避や、セクタの複写は必要ない。従来の方式(A)では、セクタ書き込みの都度セクタの消去もホストCPUが併せ実行する必要があった。本発明の方式(B)では、ホストCPUの処理は、セクタを書き込むだけでよく、他の処理、例えばセクタの消去はメモリ・コントローラが独自に処理するので、ホストCPUの処理時間が短くてよく、高速のセクタ書き込みが可能となる。

【0048】なお、半導体メモリが大きな容量を有するときは、この半導体メモリをそれぞれ複数のメモリ・ブロックを持つ複数の群に分割し、各群毎に、上記したブロックやセクタの管理・制御を行うようにしてもよい。 【0049】

【発明の効果】本発明によれば、ホストCPUのコマンドに対応してデータの読み出し、書込みを高速で処理できる、フラッシュ・メモリを用いた半導体外部記憶システムが得られる。また、ホストCPUのコマンドがフラッシュ・メモリの特定のセクタを頻繁に書換えるものであっても、実際のフラッシュ・メモリ上ではセクタの消去回数が偏らず全体を有効に利用出来る外部記憶システムが得られる。

【図面の簡単な説明】

【図1】本発明の導体外部記憶システムを組み込んだコンピュータ・システムの一例を示す図である。

【図2】本発明の導体外部記憶システムの一実施例の機能の詳細を示す図である。

【図3】図2の導体外部記憶システムの機能を実現する 構成の詳細を示す図である。

【図4】メモリ・ブロックのセクタ構成例を示す図であ ろ-

【図5】アドレス変換表の構成例を示す図である。

【図6】ブロック管理表の構成例を示す図である。

【図7A】コマンド処理部の通常処理を示す流れ図である。

【図7日】コマンド処理部の通常処理を示す流れ図であ

る。

【図7C】コマンド処理部の通常処理を示す流れ図であ ろ

【図8】コマント処理部の割込み処理を示す流れ図である。

【図9A】図7Aにおける管理表と変換表の初期化の処理を示す流れ図である。

【図9B】図7Aにおける管理表と変換表の初期化の処理を示す流れ図である。

【図10】図7Aにおけるファイル回復処理の詳細を示 10 す流れ図である。

【図11】図8におけるセクタ読出し処理の詳細を示す 流れ図である。

【図12】セクタ書込み処理を説明する図である。

【図13A】図7Aにおけるセクタ書込み処理の詳細を示す流れ図である。

【図13B】図7Aにおけるセクタ書込み処理の詳細を示す流れ図である。

【図13C】図7Aにおけるセクタ書込み処理の詳細を示す流れ図である。

【図14】図7Aにおけるセクタ消去処理を説明する図である。

【図15】図7Aにおけるセクタ消去処理の詳細を示す流れ図である。

【図16】図15におけるiとieの比較処理の詳細を 示す流れ図である。

【図17】図15におけるブロック消去判定、開始の処理の詳細を示す流れ図である。

【図18】ファイル配置情報の比較によるセクタ消去の米

* 例の説明図である。

【図19】図18のセクタ消去の処理の詳細を示す流れ図である。

【図20】図2におけるコマンド処理部の通常処理及び CPUの割込み処理の関係を示すタイム・チャート図で ある。

【図21】本発明の他の実施例になる半導体外部記憶システムを組み込んだコンピュータ・システムの一例を示す図である。

【図22】本発明のさらに他の実施例になる外部記憶システムを組み込んだコンピュータ・システムの一例を示す図である。

【図23】図22におけるコマンド処理部の通常処理の 一部を示す流れ図である。


【図24】図22におけるセクタ消去判定、開始の処理 を示す流れ図である。

【図25】図22におけるコマンド処理部の通常処理及びCPUの割込み処理の関係を示すタイム・チャート図である。


20 【符号の説明】

- 20 半導体外部記憶システム
- 30 制御装置
- 31 半導体メモリ・バス
- 32 フラッシュ・メモリ
- 33 制御装置バス
- 34 コマンド処理部
- 35 ブロック管理表
- 36 アドレス変換表
- 37 バッファ


【図4】




[図1]




【図2】



【図3】



【図12】




【図5】


| (図) | 6] |
|-----|----|
|-----|----|


| <u> </u> | 68 |
|----------|-----------------|
| L | A(L) |
| 1 | 第 1 ポインタ (i, j) |
| 2 | 第2ポインタ (i, j) |
| 3 | 第3ポインタ (i, j) |
| • | • |
| • | • |
| • | • |
| • | • |
| N | 第Nポインタ (i, j) |
| | L 1 2 3 · · · |


| <u>3</u> | <u>5</u> 7: | 2 74 |
|----------|-------------|------------|
| i | 空白セクタ数 | 有効セクタ数 |
| 0 | B (0, 1) | B (0, 2) |
| 1 | B (1, 1) | B (1, 2) |
| 2 | B (2.1) | B (2, 2) |
| • | • | • |
| N-1 | B (N-1, 1) | B (N-1, 2) |
| | B (, 1) | · - 76 |


【図11】














【図9A】




【図10】




【図13A】




【図13C】




【図14】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】



【図25】



【手続補正書】

【提出日】平成3年10月16日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】フラッシュ・メモリで構成され、それぞれ

が少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリと、前記メモリ・ブロックに対する制御を行う制御部とを備え、データおよびコマンドを転送するバスを介してホスト・プロセッサに接続された外部記憶システムにおいて、前記制御部が、

各メモリ・ブロックの消去回数及び各メモリ・ブロック と各セクタの状況を記録したブロック管理手段の記録に 基づき、データの書込みや消去を行うメモリ・ブロック を選定し、

前記ホスト・プロセッサの前記コマンドに含まれる論理 アドレスをアドレス変換手段によって特定のメモリ・ブロック内のセクタを示す物理アドレスに変換し.

前記コマンドに応答して、該当するセクタに対するデータの書込み、読出しあるいはメモリ・ブロックの消去の 処理を行い、

これらの処理による各セクタやメモリ・ブロックの状況 変化を前記ブロック管理手段に逐次記録しもしくは更新 し.

前記処理がなされたメモリ・ブロックやセクタについて それらの物理アドレスと論理アドレスとの関係を前記ア ドレス変換手段に記憶しもしくは更新する、

ことを特徴とする外部記憶システムの制御方法。

【請求項2】請求項1において、前記制御部は、

前記ホスト・プロセッサのコマンドを割り込みによって受付け、前記コマンドがデータ読出しコマンドであるときこれに応答して該コマンドの論理アドレスに相当する前記メモリ・ブロックの該当するセクタのデータ読出しの処理を実行し、

前記コマンドが書込みもしくは消去コマンドであるとき、これらのコマンド及びデータをパッファに保持し、 前記ホスト・プロセッサからの割り込みコマンドがない ときに前記選定されたメモリ・ブロックまたはセクタに 対し前記書込みもしくは消去の処理を実行する、

ことを特徴とする外部記憶システムの制御方法。

【請求項3】請求項1において、前記制御部は、

空白セクタを含まないメモリ・ブロックのなかで最も少ない有効セクタを含むものを対象として選定するとともに、前記メモリ・ブロックの中の特定のメモリ・ブロックの消去回数が全メモリ・ブロックの中の消去回数の最大値よりも所定値だけ小さいときは、該メモリ・ブロックを優先的に消去対象として選定する、

ことを特徴とする外部記憶システムの制御方法。

【請求項4】請求項1において、前記制御部は、

前記ブロック管理手段の記録に基づき、前記消去される メモリ・ブロックの有効なセクタのデータを複写するための空白セクタを持つメモリ・ブロックを選定し、

前記メモリ・ブロックの消去に先立ち、該選定されたメ モリ・ブロックに前記データを複写する、

ことを特徴とする外部記憶システムの制御方法。

【請求項5】ホスト・プロセッサと、フラッシュ・メモリで構成されそれぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリと、前記メモリ・ブロックに対する制御を行う制御部とを備えたコンピュータ・システムにおいて、

前記制御部が、

前記ホスト・プロセッサの前記コマンドに含まれる論理

アドレスをアドレス変換手段によって特定のメモリ・ブロック内のセクタを示す物理アドレスに変換し、

各メモリ・ブロックの消去回数及び各セクタとメモリ・ブロックの状況を逐次記録したブロック管理手段の記録 に基づき、データの書込み用メモリ・ブロック、該データ書込み用メモリ・ブロックを確保するために次に消去する消去用メモリ・ブロックを各々選定し、

前記ホスト・プロセッサから受け取った書き込みデータ を前記書込み用メモリ・ブロックに書き込み。

前記選定された消去用メモリ・ブロックを消去する、 ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項6】請求項5において、前記制御部が、

空白セクタを含まないメモリ・ブロックのなかで最も少ない有効セクタを含むものを対象として選定するととも に、前記メモリ・ブロックの中の特定のメモリ・ブロックの消去回数が全メモリ・ブロックの中の消去回数の最 大値よりも所定値だけ小さいときは、該メモリ・ブロックを優先的に消去対象として選定する、

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項7】請求項5において、前記制御部は、

前記ホスト・プロセッサのコマンドを割り込みによって 受付け、

前記コマンドがデータ読出しコマンドであるときこれに 応答して該コマンドの論理アドレスに相当する前記メモ リ・ブロックの該当するセクタのデータ読出しの処理を 実行し、

前記コマンドが書込みもしくは消去コマンドであるとき、これらのコマンド及びデータをバッファに保持し、前記ホスト・プロセッサからの割り込みコマンドがないときに該当するメモリ・ブロックまたはセクタに対し前記書込みもしくは消去の処理を実行する、

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項8】請求項5において、前記制御部は、

前記メモリ・ブロックの該当するセクタからのデータ読出しの処理と、前記メモリ・ブロックまたはセクタに対する前記書込みもしくは消去の処理とを時分割処理によって実行する.

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項9】請求項5において、前記制御部は、

前記ホスト・プロセッサからのセクタ書込みコマンドに 応答して前記選定されたメモリ・ブロックの空白セクタ に前記データを書込むと共に、前記セクタ書込コマンド の論理アドレスが書込み済みの有効セクタの論理アドレ スと同じときは該有効セクタのデータは消去せず、ブロック管理手段の該有効セクタに関する状況の記録だけを 無効に書換え、前記空白セクタの物理アドレスを前記ア ドレス変換手段に書き込む、

ことを特徴とするコンピュータ・システムの外部**記憶装** 置制御方法。

【請求項10】請求項5において、前記制御部は、

前記メモリ・ブロックの消去に先立ち、該メモリ・ブロックの消去回数に関する記録を退避し、該メモリ・ブロックの消去の後、該メモリ・ブロックに書き戻す、

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項11】請求項5において、前記制御部は、

前記ホスト・プロセッサ側で保有する新しいファイル配置情報と外部記憶システム側で保有する古いファイル配置情報との比較によって前記メモリ・ブロックの消去に関する前記ブロック管理手段の記録を更新する、

ことを特徴とするコンピュータ・システムの外部記憶装 置制御方法。

【請求項12】データおよびコマンドを転送するホスト・バスを介してホスト・プロセッサに接続される外部記憶システムあって、

前記外部記憶システムは、

フラッシュ・メモリで構成され、それぞれが少なくとも 1つのセクタを含む複数のメモリ・ブロックから成る外 部記憶装置としての半導体メモリと、

前記ホスト・プロセッサから受け取った論理アドレスを 特定のセクタの物理アドレスに変換するアドレス変換手 段と、

各メモリ・ブロックとセクタの状況を記録するブロック 管理手段及び、

前記ブロック管理手段の記録を用い、前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込みもしくはメモリ・ブロックの消去を制御するコマンド処理部とを備えている、

ことを特徴とする外部記憶システム。

【請求項13】請求項12において、前記制御部は、該コマンド処理部の処理に基づいて前記半導体メモリの該当メモリ・ブロックやセクタに対するデータの書込み、読出しもしくは消去の処理を行う、データ書込み部、データ読出し部、ブロック消去部及び消去されるメモリ・ブロックの有効セクタを他のメモリ・ブロックに複写するセクタ複写部とを備えている、

ことを特徴とする外部記憶システム。

【請求項14】請求項12において、前記制御部は、

マイクロ・プロセッサによって構成されるコマンド処理 部、データ書込み部、

データ読出し部、ブロック消去部及び消去されるメモリ・ブロックの有効セクタを他のメモリ・ブロックに複写するセクタ複写部と、

RAM上に構成されるブロック管理表、アドレス変換表及びパッファと、

各メモリ・ブロック上に設けられ前記ブロック管理表と

共に前記ブロック管理手段を構成するセクタ管理表とを 備えた、

ことを特徴とする外部記憶システム。

【請求項15】請求項12において、前記制御部は、ホスト・プロセッサ上構成されるコマンド処理部と、主記憶装置のRAM上に構成されるプロック管理表とアドレス変換表と、

バッファを含むメモリ・コントローラと、

前記各メモリ・ブロック上に設けられ前記ブロック管理 表と共に前記ブロック管理手段を構成するセクタ管理表 とを備えた、

ことを特徴とする外部記憶システム。

【請求項 1 6 】ホスト・プロセッサと、フラッシュ・メモリで構成され、それぞれが少なくとも1 つのセクタを含む複数のメモリ・プロックから成る半導体メモリを備えた外部記憶システムと前記ホスト・プロセッサ間でデータおよびコマンドを転送するためのホスト・パスとを含むコンピュータ・システムにおいて、

前記ホスト・プロセッサからのアドレスを特定のセクタの物理アドレスに変換するアドレス変換手段及び各メモリ・ブロックとその中の各セクタの状況を記録するブロック管理手段を用いて、前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込みおよびメモリ・ブロックの消去を制御する制御手段とを具備し、

該制御手段は、前記ホスト・プロセッサからのコマンド に応答して前記半導体メモリの該当セクタに対するデータの書込み、読出しもしくはメモリ・プロックの消去の 処理を実行すると共に、これらの処理に伴って前記ブロック管理手段の各メモリ・ブロック及び各セクタの状況 の記録を更新する手段を有する、

ことを特徴とするコンピュータ・システム。

【請求項17】請求16において、前記コンピュータ・システムは、ホスト・バスを介してホスト・プロセッサ及び外部記憶システムに接続された表示手段を有し、前記制御手段は、

前記メモリ・ブロックのいずれにも空白セクタが無く、かつ消去すべきメモリ・ブロックも無くなったときに、 前記半導体メモリが交換すべき状態にあることを前記表示手段に出力する、

ことを特徴とするコンピュータ・システム。

【請求項18】請求項16において、前記コンピュータ・システムは、ホスト・バスを介してホスト・プロセッサ及び外部記憶システムに接続された対話型の表示手段を有し、

前記制御装置は、

前記表示手段を介した対話によってユーザからファイル 回復の要否の情報を受取り、ファイルの回復が必要なと き、コンピュータ・システムが保有するファイル配置情 報を参照してファイルの内容を表示し、ユーザの確認を 得て前記ファイルの回復を行う、

ことを特徴とするコンピュータ・システム。

【請求項19】フラッシュ・メモリで構成され、それぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る半導体メモリにおいて、

前記各メモリ・ブロックに、該メモリ・ブロックの消去 回数及び各セクタの状況を表す記録を格納する特定の領 域を設けた、

ことを特徴とする半導体メモリ。

【請求項20】請求項19において、

前記特定の領域は、各メモリ・ブロック内に含まれる全セクタの状況を記録するセクタ管理表として各メモリ・ブロック毎に一個設けられたものである、

ことを特徴とする半導体メモリ。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】これらの問題を解決するために、セクタ消 去型のフラッシュ・メモリの開発が進められている。例 えば、シーク・テクノロジー(SEEQ TECHNOLOXY)社の2 7F010(1024KフラッシュEPROM) は、メ モリ・チップの全ビットを消去(論理1に変更)するチ ップ消去のほかに、その中の特定のセクタだけを消去す るセクタ消去が可能である。との方式では消去対象外の 余分なセクタの退避や書き戻しが避けられる。しかし、 セクタ書込み時に古いセクタの消去も併せて行うため、 数十ミリ秒単位の時間がかかり、磁気ディスクと同程度 かそれ以下の性能しか得られない。また、特定のセクタ がホスト・コンピュータによって非常に頻繁に書込まれ て他のセクタよりかなり早く許容消去回数に達してしま い、フラッシュ・メモリ全体としてセクタの有効な利用 が出来ないという問題は、解決されない。更に、セクタ 消去型は記憶素子やチップ構造が一括消去型よりも複雑 で、コストおよび消去回数の面でも解決すべき問題があ るとされている。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正内容】

【0029】次に、外部記憶システム20の制御装置30の動作を説明する。コマンド処理部34は、通常、独立してセクタの書き込み、ブロック消去等の処理を実行する。そして、ホストCPU10からのコマンド及びデータを割り込みによって受け取る。 図7~図8に、この通常の処理の概要を示す。まず、図7(図7A~7C)の最初のステップにおいて、ブロック管理表とアド

レス変換表の初期化を行う(702)。次に電源の遮断 等のためファイルの回復が必要か否か判断し、必要なら はその処理を行う(704,706)。次に、、ホスト CPU10からバッファ37に送られて来たコマンドが あるかチェックする(708)。もし書込みコマンドが あれば、メモリ・ブロック40内の空白セクタの有無を チェックし(総数B(, 1)>0)、空白セクタが あれば書込みを行う(710~714)。セクタ消去コ マンドであれば、該当セクタの消去処理を行う(71 6,718)。もし、メモリ・ブロックieを消去する 必要があると判定したときは、ブロック消去の処理(詳 細は後述する)を開始する。このブロックの消去処理に 際しては、後述するように、有効セクタを退避させるた めに、他のメモリ・ブロックへのセクタ複写を行う。と のセクタ複写が終了すると、コマンド処理部はメモリ・ ブロックieの消去回数を保持した後、該当メモリ・ブ ロックieの一括消去をブロック消去部43に命令する (720~724)。消去回数は、前に述べたように、 セクタ管理表の最初の4パイトに記憶、管理し、消去完 了後一つ増やして書戻す(728)。次に、消去したブ ロックieを空白ブロックibとし(730)、セクタ 管理表及びブロック管理表35の記録を更新する。すな わち、メモリ・ブロックib内の空白セクタの数B(i b. 1)をMとし、有効セクタの数B(ib, 2)を0と する(732,734)。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】次に、消去するメモリ・ブロックの候補ieを更新する。そして、「有効」セクタの数が最も少ないメモリ・ブロックをieとして選ぶ。ただし、あるメモリ・ブロックiの消去回数が全てのメモリ・ブロックの消去回数の中の最大値より或る値以上小さい時には、「有効」セクタの数の大小に関係なく、とのメモリ・ブロックieを優先的に消去候補のメモリ・ブロックieとして選んで、消去回数の均一化を図る(736)。全てのメモリ・ブロックにもはや消去すべきメモリ・ブロックieがなく、かつ空白セクタiwも存在しなければ、CRT25(図1)にメモリ交換の表示を行う(738、740)。この表示は、余裕をもたせるべく、早めに行うようにしてもよい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0032

【補正方法】変更

【補正内容】

【0032】次に、上記コマンド処理部34の各処理の詳細について述べる。最初はブロック管理表とアドレス

変換表の初期化(図7A、ステップ702)である。図 9(図9A, 9B)は、このブロック管理表とアドレス 変換表の初期化の処理の詳細である。ブロックの番号 i, セクタ番号jを初期化し空白セクタ数B(i, 1)、有効セクタ数、有効セクタの数B(i, 2)を共 にゼロにし(902,904)、セクタ管理表60から ブロックi内のj番目のセクタの状況とポインタしのデ ータS (i, j)を得る(906)。もし、セクタが空 白であればブロック i 内の空白セクタの数B (i, 1) に1を加える。セクタが空口でなければ、次にセクタが 有効かチェックし、有効ならば、アドレス変換表36の L番目のA(L)に物理アドレス68を格納し(91 4)、有効セクタの数B(i, 2)に1を加える(9) 6)。以下同様にセクタ番号jがブロックi内のセクタ 総数Mになるまで同様の処理を行う(920)。 さら に、全てのブロックNについて同様の処理を繰り返す (922~924)。そして次にセクタ書き込みを行う ブロックの番号iw,消去する候補ブロックの番号i e、消去時にデータの退避を行うべき空白ブロックの番 号ibを決定する(926)。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正内容】

【0033】次に、ファイルの回復(図7A、ステップ706)について述べる。 従来の磁気ディスク・システムでは、セクタ書替え時、データがセクタ上に上書きされるので、例えばファイルの書き込みの途中で電源に事故が生じると、古いファイル、新しいファイルの両方とも失われてしまう。これに対して、本発明では、セクタ書替え時、古いセクタに上書きすることなく新しいセクタを見つけるため古いデータはそれを含むブロックが消去されるまでの間、有効であり続ける(ただし、セクタの状況フラグはすでに無効に書替えられている)。そこで、ファイルの書き込みに失敗したときには、状況フラグ64に関係なく、S(i、j)中のLの値から古いセクタ66を見つけ出しファイルを再生することが、殆どの場合可能である。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0038

【補正方法】変更

【補正内容】

【0038】次に、セクタ消去の手順(図7Bのステップ718)を図14~図15により詳細に説明する。図15において、コマンド処理部34は、あるメモリ・ブロックiのセクタの状況フラグが「有効」から「無効」になるたびに、ポインタの値S(i,j)を無効とし(1508)、ブロック管理表のメモリ・ブロックi内

の「有効」セクタの数B(i, 2)を1つ減らす(1510)。これは、セクタ・データを論理的には消去し、物理的には有効のまま保持するものである。、そして、アドレス変換表の物理アドレスA(L)をゼロとし、残りの「有効」セクタの数を消去候補のメモリ・ブロックieと比較して、これより小さい時は、このメモリ・ブロックiを次に消去すべきメモリ・ブロックieの消去回数が全てのメモリ・ブロックの消去回数の中の最大値より或る値以上小さい時には、ieの値を保持する(1514)。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0041

【補正方法】変更

【補正内容】

【0041】ところで、ブロック消去に先立つ有効セク タのデータ複写には時間を要するので、複写回数はなる べく少ないほうがよい。そこで、「図13Cのステップ 1334や、図15のステップ1514では、消去する メモリ・ブロックの有効セクタの数を最小にして、複写 回数を少なく抑えるための処理を行う。そのため、今、 あるセクタが無効になったときそのセクタを含むメモリ ・プロックiの有効セクタの数と、消去候補のメモリ・ ブロックieの有効セクタの数の比較を行い、次の消去 候補の決定を行う。その詳細を図16に示す。まず、 今セクタが無効になったあるメモリ・ブロックiの消去 回数E(i)をそのメモリの消去回数の上限の許容値X と比較する。この上限値Xは、メモリ・ブロックの仕様 に応じて例えば一万回あるいは十万回に設定する。も し、Xを越えているか、またはそのメモリ・ブロックi に空白セクタB (i, j)が有れば、消去候補の変更の 必要が無くこれで判定は終了する(1602, 161 0)。もし、E(i)が上限Xに達していなければ、次 に全メモリ・ブロックの中で最多の消去回数Qを持つメ モリ・ブロックと消去候補のブロックieの消去回数E (ie)との差が消去回数のばらつきの最大許容値R以 下か否かをチェックする(1604)。Rとしては、例 えば100~1000の間の適当な値が選ばれる。も し、ぱらつきがRより大きければ、メモリ・ブロックi についての検討は不要であり、判定は終了する。これに より消去回数の均一化を図る。逆にRより小さければ次 に、有効セクタの数B(i, 2)の比較を行う(160 6)。メモリ・ブロックiが消去候補のメモリ・ブロッ クieよりも少ない有効セクタB(i.2)しか持って いない時は、メモリ・ブロックiを新たに次の消去候補 のメモリ・ブロック i e として置き替える(160 8)。なお、メモリ・ブロックi内の総セクタ数が分か っているので、このiとieの比較は有効セクタ数の代 りに、無効セクタの数で行ってもよいことは言うまでも

ない。